简易逻辑分析仪的设计

一、研究的背景与意义

自20世纪70年代初研制成微处理器，出现4位和8位总线，传统示波器的双通道输入无法满足8位字节的观察。微处理器和存储器的测试需要不同的时域和频域仪器，数域测试仪器应运而生。HP公司推出状态分析仪和Biomation公司推出定时分析仪（两者最初很不相同）。之后不久，用户开始接受这种数域测试仪器作为最终解决数字电路测试的手段，不久状态分析仪与定时分析仪合并成逻辑分析仪。

逻辑分析仪的主要作用是在时钟作用下对被测系统的数字信号进行采集并显示出来，来判断时序正确与否。与示波器不同，逻辑分析仪没有具体的电压值显示，并且通常只显示两个电压--即逻辑“1”和“0”，因此设定一个电压作为参考是必需的，被测信号通过比较器与参考电压进行比较，比参考电压高的为高电平（即为逻辑“1”），同理，比参考电压低的即为低电平（逻辑“0”），在高电平与低电平之间形成数字波形。设计人员能很方便的通过比较波形找出异常的地方。总之，逻辑分析仪是一种分析数字化设备软件和硬件的测试仪器，主要用于分析数字系统的逻辑关系，有效的解决了复杂类型的数字系统的检测和故障诊断问题。它可以监测硬件电路工作时的逻辑电平，并加以存储，用图形的方式直观地表达出来，便于用户检测，分析电路设计中的错误。在数字电路调试中，往往要测试多路信号波形，分析其逻辑关系。普通示波器最多只能测试两路信号波形，而逻辑分析仪可以同时对多路信号进行时序分析，在实际生产生活中有十分重要 的用途。

二、逻辑分析仪的发展趋势

第一，它与网络的结合，这便于远程操作和控制，而且所测数据能在网上共享，便于专家在异地指导操作人员利用仪器对数字设备进行高难度维护、检修；

第二，与其他仪器的结合，例如Agilent公司的16500、16600和16700系列和Tektronix公司的9200系列，都是模块化的综合逻辑分析系统，包括了高性能的逻辑分析仪、数字信号发生器和数字示波器等多种仪器；

第三，支持多种总线结构，新一代逻辑分析仪应能支持PC主机采用的新型I/O总线，以满足开发人员调试和分析PC主机或任何高性能计算机系统的需要；

第四，能对多微处理器结构同时进行检测、调试和验证。例如泰克公司的TLA700系列逻辑分析仪，具有2176个逻辑通道以及每个通道高达16M的存储深度；

第五，支持人性化操作。对较复杂的触发设置以及与被测系统的连接、显示方面等都应支持人性化操作，让用户感到熟悉、方便。

    整个逻辑分析仪应向标准化、便携化发展，因此研究简易逻辑分析仪是符合这一发展趋势的。

三、总结

本次设计尽可能将这些知识和技能转化为经济效益。简易逻辑分析仪设计这个项目针对信号采集与分析系统，对此课题的开发有一定的新颖性和可操作性，有一定的实际意义，是一次综合的考验。从项目的需求设计、各模块的设计检测、综合调试测试，包括了软、硬件的设计实验，如果能从中一步步走来，将受益匪浅，进一步提高自身的综合素质，对以后的工作学习将有很大的帮助。相信我可以顺利的完成项目，达到预期目标！

参考文献

[1]Srinivasan，Radhakrishnan.Logical Analysis of The Bohp Complementarity Principle In Afshar's Experiment Under The Nafl Interretation[J]. International Journal of Quantum Information， Apr2010, Vol. 8 Issue 3, p465-491, 27p, 1 Diagram.

[2]Reps, Thomas,Sagiv, Mooly,Loginov, Alexey. Finite Differencing of Logical Formulas for Static Analysis[J]. ACM Transactions on Programming Languages & Systems, Aug2010, Vol. 32 Issue 6, p24-24:55, 55p, 7 Black and White Photographs, 22 Diagrams, 8 Charts.

[3]高吉祥.全国大学生电子设计竞赛培训教程—电子仪器仪表设计[M].北京:电子工业出版社,2007.

[4]邹虹.数字电路与逻辑设计[M].北京:人民邮电出版社,2008.

[5]王建校,张虹,金印彬.电子系统设计与实践[M].北京:高等教育出版社,2008.   

[6]王建国,汪新新. 基于FPGA的简易逻辑分析仪的设计[J].微计算机信息,2008,(28).

[7]江波,叶丽.基于51单片机的简易逻辑分析仪[J].广西大学学报(自然科学版),2008,(s1).

[8]徐爱钧.单片机原理实用教程-基于Proteus虚拟仿真(含光盘)[M].北京:电子工业出版社,2009.

[9]刘凯,周志光,张明.ARM嵌入式应用技术基础[M].北京:清华大学出版社,2009. 

[10]黄铄,梅忠义.简易逻辑分析仪的设计[J].阜阳师范学院学报（自然科学版）,2010,(02).

[11]王本有,汪德如,许大毛,陈磊.基于Proteus软件改进单片机教学[J].安庆师范学院学报(自然科学版),2010,(04).

[12]蒋炜华,周晓娟,李宁.基于CPLD虚拟逻辑分析仪设计[J].新乡学院学报(自然科学版),2011,(3).

[13]霍秋珍,轩克辉.基于Verilog HDL的逻辑分析仪电路设计[J].科技广场,2011,(03).

[14]杨婷.基于FPGA和51单片机的逻辑分析仪设计[J].信息与电脑(理论版),2011, (06).

[15]刘慧,朱勇. 基于FPGA逻辑分析仪的设计[J].科技信息,2011,(17).

一、问题描述

本次设计主要制作基于51单片机的八路数字信号发生器与简易逻辑分析仪。系统采用双单片机控制方式，以AT89C51单片机为核心，用此控制键盘和显示。该系统由数字信号发生器、系统主控制器、键盘/显示三大模块组成，实现8路可预置的循环移位逻辑信号序列的产生、采集、存储及在模拟示波器上清晰显示等功能。

主要问题如下：

1、制作数字信号发生器 ，能产生8路可预置的循环移位逻辑信号序列，输出信号为TTL电平，序列时钟频率为100HZ,并可以重复输出。

2、制作简易逻辑分析仪，具有采集8路逻辑信号功能并能设置单级触发字。

3、模拟示波器，可清晰显示所采集到的8路信号波形并显示触发地点位置。

4、系统初始化，对系统所用到的变量、定时器、中断方式等进行设置。

5、系统参数设置，设置门限电压、触发方式、时间轴位置。

二、本课题的主要工作设计思路

1.总体设计流程

简易逻辑分析仪由八位数字信号发生器、八位数据采集系统、单片机系统和示波器显示扩展电路组成。八位数字信号发生器产生预置的循环移位逻辑信号序列，并送入八位数据采集系统中去。单片机系统是整个系统的核心部分，它控制着采集、数据处理、显示等功能。

2.各子模块的设计思路

简易逻辑分析仪的软件系统主要由四大功能模块组成：数据通讯及处理模块、键盘/显示模块、波形发生模块、中断服务模块。

数据通讯及处理模块：主CPU通过跟从CPU及芯片的串行通信从而来完成数据的传输和通信，主要完成数据的采集，存储，显示，系统变量的设置等功能。

键盘/显示模块：由从CPU完成。与主CPU进行串行通信，通过键盘可以设置各种参数，如可以设置触发字，当满足触发条件时进行触发并显示。

波形发生模块：通过数字信号发生器，能产生8路可预置的循环移位逻辑信号序列，并可以重复输出，并送入示波器显示8路触发的波形。

中断服务模块：首先保护现场，然后对数据采集、判决和存储，并判断是否满足触发条件，若满足，则送示波器显示，否则恢复现场。

三、拟用的研究手段

首先，查阅相关文献资料制定设计的整体思路与方案。

其次，设计各模块，编写程序，进行单独调试仿真，实现模块的功能。

而后，联合各模块，利用仿真器进行综合调试，记录相关问题，并一一解决。

最后，与硬件相结合，进行测试，记录出现问题，修改相关设置，实现稳定的系统。

开发工具：Proteus模拟仿真器，单片机仿真器，编程器，示波器，数字信号发生器。